Synopsys Design Compiler

Synopsys Design Compiler

Software de síntese lógica ASIC para compilar Verilog, VHDL e System Verilog na máscara GDSII para fabricação de IC.
A Synopsys oferece o Design Compiler 2010 que fornece uma aceleração dupla do fluxo de síntese e implementação física.Os designers de RTL podem executar e se explorar a planta para identificar e corrigir problemas com a planta com antecedência.
synopsys-design-compiler

Local na rede Internet:

Categorias

Alternativas ao Synopsys Design Compiler para todas as plataformas com licença comercial